多陣列憶阻器存算一體系統(tǒng)
隨著人工智能、大數(shù)據(jù)、物聯(lián)網(wǎng)、區(qū)塊鏈等新一代信息技術興起,數(shù)據(jù)量呈現(xiàn)爆炸式增長,傳統(tǒng)計算系統(tǒng)的算力難以滿足海量數(shù)據(jù)的計算需求。與此同時,摩爾定律逐漸放緩,單純依靠提高集成度、縮小晶體管尺寸來提升芯片及系統(tǒng)性能的路徑正面臨技術極限,通過引入憶阻器新器件、模擬計算新范式、存算一體新架構,將拓展出全新的高性能人工智能芯片與系統(tǒng),實現(xiàn)計算能力的飛躍。
目前被廣泛使用的經(jīng)典馮·諾依曼計算架構下數(shù)據(jù)存儲與處理是分離的,存儲器與處理器之間通過數(shù)據(jù)總線進行數(shù)據(jù)傳輸,在面向大數(shù)據(jù)分析等應用場景中,這種計算架構已成為高性能低功耗計算系統(tǒng)的主要瓶頸之一:數(shù)據(jù)總線的有限帶寬嚴重制約了處理器的性能與效率,且存儲器與處理器之間存在嚴重性能不匹配問題。憶阻器存算一體系統(tǒng)把傳統(tǒng)以計算為中心的架構轉變?yōu)橐詳?shù)據(jù)為中心的架構,其直接利用阻變器件進行數(shù)據(jù)存儲與處理,通過將器件組織成為交叉陣列形式,實現(xiàn)存算一體的矩陣向量乘計算。憶阻器存算一體系統(tǒng)可以避免數(shù)據(jù)在存儲和計算中反復搬移帶來的時間和能量開銷,消除了傳統(tǒng)計算系統(tǒng)中的“存儲墻”與“功耗墻”問題,可以高效、并行的完成基礎的矩陣向量乘計算,未來極有潛力成為支撐人工智能等新興應用的核心技術。 清華大學吳華強教授團隊實現(xiàn)了材料與器件、電路設計、架構和算法的軟硬件協(xié)同等多方面原始創(chuàng)新,解決了系統(tǒng)精度損失等被廣泛關注的難題: 材料與器件創(chuàng)新。科研團隊選擇了電學特性穩(wěn)定的二氧化鉿作為憶阻層核心材料,提出了通過插入少量氧化鋁層來固定離子分布、抑制晶粒間界形成的新理論,提出了引入熱增強層的新原理器件結構,成功抑制了憶阻器非理想特性的產(chǎn)生。
電路設計創(chuàng)新。開發(fā)了一套憶阻器與晶體管的混合電路設計方法,提出“差分電阻”設計思想,采取源線電流鏡限流設計,抑制了憶阻器電路中可能產(chǎn)生的各種計算誤差。 算法創(chuàng)新。提出了混合訓練算法,僅用小數(shù)據(jù)量訓練神經(jīng)網(wǎng)絡并只更新最后一層網(wǎng)絡的權重,即可將存算一體硬件系統(tǒng)的計算精度達到與軟件理論值相同的水平。 “技術鏈”創(chuàng)新。從“單點技術突破”拓展到“技術鏈突破”,開發(fā)了針對憶阻器存算一體芯片的電子設計自動化(EDA)工具,打通了從電路模塊設計到系統(tǒng)綜合再到芯片驗證的設計全流程。 上述理論和方法發(fā)表于《自然》《自然·納米技術》《自然·通訊》等國際頂級期刊,以及被譽為“集成電路奧林匹克”的“國際固態(tài)電路大會”等頂級學術會議。研究成果被“國際半導體技術路線圖”和30多部綜述文章長篇幅引用。團隊已在該研究方向申請國內(nèi)外專利72項,其中30項已獲得授權,知識產(chǎn)權完全自主可控。 團隊已研制出全球首款憶阻器存算一體芯片和系統(tǒng),集成了8個憶阻器陣列和完整的外圍控制電路,以更小的功耗和更低的硬件成本大幅提升了計算設備的算力。全系統(tǒng)的計算能效比當前主流的人工智能計算平臺——圖形處理器(GPU)高兩個數(shù)量級。團隊還設計了一款基于130nm工藝研制的完整憶阻器存算一體芯片,在MNIST數(shù)據(jù)集上計算速度已超過市面上28nm工藝的四核CPU產(chǎn)品近20倍,能效有近千倍的優(yōu)勢。
清華大學
2021-02-01