高速實時聯動控制電路及芯片
本實用新型實現了一種高速實時運動控制電路/芯片,包括CPU讀寫控制模塊、FIFO(First In First Out)模塊、FIFO讀取控制模塊、初始化模塊、輔助控制模塊、插補控制模塊和輸出控制模塊;CPU讀寫控制模塊的數據輸入端接收外部控制數據,它的數據輸出端連接FIFO模塊的輸入端;FIFO模塊的輸出端連接FIFO讀取控制模塊,FIFO讀取控制模塊的輸出端連接初始化模塊輸入端,初始化模塊輸出端分別連接輔助控制模塊和插補控制模塊的輸入端;輔助控制模塊和插補控制模塊的輸出端分別連接輸出控制模塊的輸入端,輸出控制模塊的輸出端即為本電路/芯片的輸出端;FIFO模塊內還包括監測FIFO空/滿狀態的檢測模塊。
南京工程學院
2021-04-13