多陣列憶阻器存算一體系統
隨著人工智能、大數據、物聯網、區塊鏈等新一代信息技術興起,數據量呈現爆炸式增長,傳統計算系統的算力難以滿足海量數據的計算需求。與此同時,摩爾定律逐漸放緩,單純依靠提高集成度、縮小晶體管尺寸來提升芯片及系統性能的路徑正面臨技術極限,通過引入憶阻器新器件、模擬計算新范式、存算一體新架構,將拓展出全新的高性能人工智能芯片與系統,實現計算能力的飛躍。
目前被廣泛使用的經典馮·諾依曼計算架構下數據存儲與處理是分離的,存儲器與處理器之間通過數據總線進行數據傳輸,在面向大數據分析等應用場景中,這種計算架構已成為高性能低功耗計算系統的主要瓶頸之一:數據總線的有限帶寬嚴重制約了處理器的性能與效率,且存儲器與處理器之間存在嚴重性能不匹配問題。憶阻器存算一體系統把傳統以計算為中心的架構轉變為以數據為中心的架構,其直接利用阻變器件進行數據存儲與處理,通過將器件組織成為交叉陣列形式,實現存算一體的矩陣向量乘計算。憶阻器存算一體系統可以避免數據在存儲和計算中反復搬移帶來的時間和能量開銷,消除了傳統計算系統中的“存儲墻”與“功耗墻”問題,可以高效、并行的完成基礎的矩陣向量乘計算,未來極有潛力成為支撐人工智能等新興應用的核心技術。 清華大學吳華強教授團隊實現了材料與器件、電路設計、架構和算法的軟硬件協同等多方面原始創新,解決了系統精度損失等被廣泛關注的難題: 材料與器件創新??蒲袌F隊選擇了電學特性穩定的二氧化鉿作為憶阻層核心材料,提出了通過插入少量氧化鋁層來固定離子分布、抑制晶粒間界形成的新理論,提出了引入熱增強層的新原理器件結構,成功抑制了憶阻器非理想特性的產生。
電路設計創新。開發了一套憶阻器與晶體管的混合電路設計方法,提出“差分電阻”設計思想,采取源線電流鏡限流設計,抑制了憶阻器電路中可能產生的各種計算誤差。 算法創新。提出了混合訓練算法,僅用小數據量訓練神經網絡并只更新最后一層網絡的權重,即可將存算一體硬件系統的計算精度達到與軟件理論值相同的水平。 “技術鏈”創新。從“單點技術突破”拓展到“技術鏈突破”,開發了針對憶阻器存算一體芯片的電子設計自動化(EDA)工具,打通了從電路模塊設計到系統綜合再到芯片驗證的設計全流程。 上述理論和方法發表于《自然》《自然·納米技術》《自然·通訊》等國際頂級期刊,以及被譽為“集成電路奧林匹克”的“國際固態電路大會”等頂級學術會議。研究成果被“國際半導體技術路線圖”和30多部綜述文章長篇幅引用。團隊已在該研究方向申請國內外專利72項,其中30項已獲得授權,知識產權完全自主可控。 團隊已研制出全球首款憶阻器存算一體芯片和系統,集成了8個憶阻器陣列和完整的外圍控制電路,以更小的功耗和更低的硬件成本大幅提升了計算設備的算力。全系統的計算能效比當前主流的人工智能計算平臺——圖形處理器(GPU)高兩個數量級。團隊還設計了一款基于130nm工藝研制的完整憶阻器存算一體芯片,在MNIST數據集上計算速度已超過市面上28nm工藝的四核CPU產品近20倍,能效有近千倍的優勢。
清華大學
2021-02-01