一種基于 FPGA 的模擬位同步時鐘信號傳輸及提取電路系統(tǒng)
本實用新型涉及通信工程技術(shù),具體涉及一種基于 FPGA 的模擬位同步時鐘信號傳輸及提取電路系 統(tǒng),包括 CLK 時鐘信號,還包括 m 序列信號產(chǎn)生系統(tǒng),模擬信道傳輸系統(tǒng),位同步時鐘提取系統(tǒng);所 述 m 序列信號產(chǎn)生系統(tǒng)接 CLK 時鐘信號,所述 m 序列信號產(chǎn)生系統(tǒng)、模擬信道傳輸系統(tǒng)和位同步時鐘 提取系統(tǒng)依次連接。該提取電路系統(tǒng)適用時鐘頻率范圍 1Hz~1MHz,頻率精確度達(dá)到 10-5 數(shù)量級,檢測 速度快(小于 3 秒),運行穩(wěn)定,人機交互
武漢大學(xué)
2021-04-14