低噪聲放大器
一、 項目簡介采用0.18 CMOS工藝進行設計了一個應用于3~5 GHz超寬帶低噪聲放大器,其中電路由二階切比雪夫濾波器,電阻并聯反饋,兩級共源共柵結構,源級跟隨器組成低噪聲放大器。二、 項目技術成熟程度設計出電路原理圖和集成電路版圖,完成電路仿真和版圖繪制三、 技術指標(包括鑒定、知識產權專利、獲獎等情況)設計的低噪聲放大器在中心頻率上噪聲系數為0.71dB,增益為25.767 dB,輸入輸出反射系數均小于-20dB,電路總功耗為14.76 mW。四、 市場前景(應用領域、市場分析等)設計的超寬帶放大器在噪聲系數、增益、功耗等方面都有著較大優勢五、 規模與投資需求(資金需求、場地規模、人員等需求)一百萬元完成集成電路設計,場地100平方米,30左右專業人才,集成電路設計軟件使用平臺,流片渠道。六、 效益分析形成集成電路產業鏈,預計年收入一百萬以上。七、 合作方式河北工業大學技術指導,技術轉讓等形式,企業聯系流片和測試八、 項目具體聯系人及聯系方式(包括電子郵箱)項目負責人:趙紅東, 電話: 022-60435744,聯系人:趙紅東,電話:022-60435744 郵箱:[email protected]。九、高清成果圖片2-3張LNA的噪聲系數 LNA的IIP3
河北工業大學
2021-04-11