本發明公開了一種基于 FPGA 實現光纖高速實時通信的裝置, 包括應用層、傳輸層和物理層,傳輸層包括由發送端和接收端構成的 FPGA 內核控制模塊,發送端包括接收并緩存應用層數據的第一存儲模塊、根據應用層同步周期完成數據成幀發送的發送端控制器和對數 據編碼并發送至物理層的編碼模塊;接收端包括從物理層接收數據并 解碼的解碼模塊、完成數據解幀接收并將從物理層接收的 10 位串行數 據流中恢復出的時鐘作為接收端工作時鐘,通過同步字符中間對齊方 式