本發明公開了一種基于 flash 編程干擾錯誤感知的 LDPC 譯碼優化方法,隨著 NAND 閃存存儲密度的提升,每個單元存儲較多的比特信息,單元之間的耦合干擾較強烈,造成嚴重的編程干擾錯誤,使得傳統的 BCH 碼不足以保證數據的可靠性,LDPC 碼具有優于 BCH 碼的糾錯性能而被應用于 NAND 閃存存儲系統中。使用被優化的 LDPC譯碼算法具有重要意義。現已觀察,編程干擾錯誤具有數值相關性特征,當進行 LDPC