|
搜索
搜 索
高等教育領域數字化綜合服務平臺
一種基于 FPGA 的工業智能相機
本實用新型提供一種工業智能相機，包括成像模塊、主控制模塊、傳輸模塊、電源模塊和存儲模塊,成像模塊包括 CMOS 圖像傳感器及外圍電路，主控制模塊為 FPGA 芯片，包括圖像采集控制模塊、圖像預處理模塊、圖像高級處理模塊、傳輸控制模塊和存儲控制模塊。本實用新型提供的工業智能相機采用 FPGA 芯片實現全部圖像處理功能，避免了復雜的 FPGA 與 DSP 的交互設計，充分發揮 FPGA 以硬件電路實現算法的處理速度快、性能穩定等優勢，相機的集成度高、整體尺寸小、重量低、功耗少，特別適用于對相機尺寸和圖像
華中科技大學
2021-04-14
千萬門級抗輻照 、軍用級 FPGA 芯片器件
現場可編程門陣列(Field-Programmable Gate Array，FPGA)是半導 體集成電路領域的一類通用核心器件，在國民經濟的各個領域有著廣 泛的應用。美國廠商壟斷了全球幾乎所有的 FPGA 芯片市場，而我國 的航空航天技術和國防工業對 FPGA 芯片有超大量的需求和嚴重的 依賴，高端 FPGA 技術和芯片產品被美國等列為對華出口的嚴格限制 清單中，嚴重制約了航空航天技術和國防工業發展。針對上述問題， 項目組通過自主創新研制
復旦大學
2021-01-12
一種基于 FPGA 的 EtherCAT 主站裝置
本發明公開了一種基于 FPGA 的 EtherCAT 主站裝置，包括 EtherCAT 總線接口 RJ45、網絡隔離變壓器、PHY 芯片、FPGA 模塊和PCI/ARM 擴展接口。FPGA 模塊通過 PCI/ARM 擴展接口接收到 CPU 傳送給 FPGA 模塊的數據，FPGA 模塊內部的 EtherCAT&nb
華中科技大學
2021-04-14
一種用于相干解調的 FPGA 時序優化方法
本發明公開了一種用于相干解調的 FPGA 時序優化方法。所述 FPGA 時序優化方法包括對 FPGA 進行流水線設計；判斷是否存在總 延時超過延時閾值δ的路徑；判斷目標路徑中邏輯延時與布線延時的 比值 k 是否大于等于延時比例閾值ε；將所述目標路徑對應算法模塊 中的算法設置為窮舉法，并將該算法模塊所有可能的計算結果存儲于 只讀存儲器中；重新設置 FPGA 的最大扇出直至所有路徑總延時的最 大值小于等于延時閾值δ。本發明通過邏輯優化的方法，從而解決了 有反饋或者迭代運算而不能使用流水線設計進行優化的問
華中科技大學
2021-04-14
ALTERA 2C5 CYCLONE-II FPGA實驗箱
該設備以ALTERA CYCLONE-II FPGA為主處理器，配以存儲器、ADC/DAC、RS232/RS422/I C/SPI/PS2等串行通信總線、LCD/LED/數碼管/VGA接口等顯示設備以及音頻/蜂鳴器/日歷/溫度/紅外等電路。
同時，設備配備了EMOD擴展接口，增加了實驗的多樣性與創新性。
上海皮賽電子有限公司
2021-02-01
ALTERA 2C5 CYCLONE-II FPGA學習板
EMOD擴展模塊是由上海皮賽電子有限公司設計、生產的一系低速外圍應用電路模塊。
上海皮賽電子有限公司
2021-02-01
ALTERA 5CEFA2 CYCLONE-V FPGA實驗箱
該設備以ALTERA CYCLONE-V FPGA為主處理器，配以存儲器、ADC/DAC、RS232/RS422/I C/SPI/PS2等串行通信總線、LCD/LED/點陣管/數碼管/VGA接口等顯示設備以及音頻/蜂鳴器/日歷/溫度/紅外等電路。同時，設備配備了EMOD擴展接口，增加了實驗的多樣性與創新性。
上海皮賽電子有限公司
2021-02-01
XILINX 6SLX25 SPARTAN-6 FPGA實驗箱
XILINX 6SLX25 SPARTAN-6 FPGA教學實驗箱以XILINX SPARTAN-6 FPGA為主處理器，配以存儲器、ADC/DAC、RS232/RS422/I C/SPI/PS2等串行通信總線、LCD/LED/點陣管/數碼管/VGA接口等顯示設備以及音頻/蜂鳴器/日歷/溫度/紅外等電路。同時，設備配備了EMOD擴展接口，增加了實驗的多樣性與創新性。
上海皮賽電子有限公司
2021-02-01
基于 FPGA 和多核 DSP 的圖像傳輸及處理系統
本發明公開了一種基于 FPGA 和多核 DSP 的圖像傳輸及處理系統，包括 PC、PCI 橋、雙通道切換開關、FPGA、多核 DSP、晶振、電源以及兩存儲器；PC 通過 PCI 橋連接 FPGA，FPGA 連接雙通道切換開關，雙通道切換開關連接兩存儲器和 DSP，DSP 通過 HPI 接口連接 FPGA，電源分別連決 FPGA 和 DSP；PC 將圖像數據通過 PCI 橋傳送到 FPGA，FPGA 對圖像數據進行 FIFO 緩存。本發明通過乒乓的方式將連續圖像數據在兩存儲器之間輪番交替存儲并交替送至
華中科技大學
2021-04-14
一種基于 FPGA 實現光纖高速實時通信的裝置
本發明公開了一種基于 FPGA 實現光纖高速實時通信的裝置， 包括應用層、傳輸層和物理層，傳輸層包括由發送端和接收端構成的 FPGA 內核控制模塊，發送端包括接收并緩存應用層數據的第一存儲模塊、根據應用層同步周期完成數據成幀發送的發送端控制器和對數 據編碼并發送至物理層的編碼模塊;接收端包括從物理層接收數據并 解碼的解碼模塊、完成數據解幀接收并將從物理層接收的 10 位串行數 據流中恢復出的時鐘作為接收端工作時鐘，通過同步字符中間對齊方 式
華中科技大學
2021-04-14